cara kerja D flip-flop

Pada umumnya flip-flop ini dilengkapi masukan penabuh Keluaran flip-flop D akan mengikuti apapun keadaan D pada saat penabuh aktif, yaitu: Q+ = D. Perubahan itu terjadi hanya apabila sinyal penabuh dibuat berlogika 1 (CP=1) dan tentunya akan terjadi sesudah selang waktu tertentu, yaitu selama tundaan waktu pada flip-flop itu. Bila masukan D berubah selagi CP = 0, maka Q tidak akan terpengaruh.
Keadaan Q selama CP= 0 adalah keadaan masukan D tepat sebelum CP berubah menjadi 0. Dikatakan keadaan keluaran Q dipalang (latched) pada keadaan D saat perubahan CP dari aktifetak-aktif.

Dapat dilihat bahwa dasar dari semua flip-flop adalah flip-flop RS. Dalam prakteknya, ada kalanya perlu merealisasikan flip-flop tertentu daripada flip-flop yang tersedia, misalnya flipflop yang dibutuhkan tidak tersedia atau dari serpih (chip) flip-flop yang digunakan masih ada sisa flip-flop dari jenis lain yang belum termanfaatkan. Sebagaimana diuraikan di depan, flip-flop D dapat dibangun dari flip-flop JK dengan memberikan komplemen J sebagai masukan bagi K.

sumber : google.com

Library pada bahasa VHDL

VHDL merupakan sebuah bahasa pemrograman yang digunakan untuk mendeskripsikan hardware. VHDL merupakan singkatan dari VHSIC (Very High Speed Integrated Circuit) Hardware Description Language. Versi pertamanya adalah VHDL 87 yang kemudian diperbarui lagi dan disebut VHDL 93. VHDL merupakan bahasa pendeskripsian hardware pertama yang distandardisasi oleh Institute of Electrical and electronics Engeneers, melaui standard IEEE 1076. Kemudian sebuah standard tambahan, IEEE 1164 untuk mengenalkan nilai system logic
Manfaat utama dari VHDL ketika digunakan untuk mendesain sebuah sistem adalah kemampuannya untuk memodelkan sistem tersebut serta mensimulasikannya sebelum synthesis tools mentranslasikannya ke hardware.

library pada bahasa VHDL contohnya:
-ieee
-std,
-work,
-USE IEEE.IEEE.STD_LOGIC_1164.ALL
-USE IEEE.STD_LOGIC_ARITH_ALL
-USE IEEE.STD_LOGIC_UNSIGNED.ALL